|
钻瓜专利网为您找到相关结果 33398个,建议您 升级VIP下载更多相关专利
- [发明专利]FPGA镜像加载方法及系统-CN201711160672.9有效
-
李才龙
-
深圳市风云实业有限公司
-
2017-11-20
-
2021-11-23
-
G06F9/445
- 本发明实施例提供FPGA镜像加载方法及系统。所述FPGA镜像加载方法应用于FPGA镜像加载系统,该FPGA镜像加载系统包括CPU、FPGA以及闪存,所述闪存通过通信总线与所述FPGA连接,所述FPGA通过所述通信总线与所述CPU连接,所述FPGA实现所述CPU与所述闪存的逻辑连接使CPU对所述闪存进行读写,所述方法包括:所述FPGA接收一烧录器烧录的FPGA文件;所述CPU通过FPGA模拟通信通道将所述FPGA对应的FPGA镜像文件固化到所述闪存中;所述FPGA镜像加载系统掉电后再次上电时,所述FPGA从所述闪存中读取并加载所述FPGA镜像文件。
- fpga加载方法系统
- [发明专利]一种逻辑门阵列FPGA配置系统和方法-CN202110712128.0在审
-
薛兆井;王倩
-
北京东土军悦科技有限公司
-
2021-06-25
-
2021-08-27
-
G06F9/445
- 本发明实施例公开了一种逻辑门阵列FPGA配置系统和方法。其中,系统包括:CPU、CPU挂载存储器、逻辑门阵列FPGA和FPGA挂载存储器;CPU挂载存储器与CPU电连接,用于初始化启动CPU,并存储FPGA备份文件;FPGA与FPGA挂载存储器电连接,用于在CPU实现初始化启动后,加载FPGA挂载存储器存储的FPGA配置文件,以实现业务功能配置;FPGA还与CPU电连接,用于向CPU反馈FPGA配置文件加载结果;FPGA挂载存储器,用于存储FPGA配置文件;CPU还与FPGA挂载存储器电连接,用于在根据加载结果确定FPGA对FPGA配置文件加载失败时,读取FPGA备份文件,并根据FPGA备份文件对FPGA配置文件重新进行编写。本发明实施例可以确保FPGA挂载存储器中FPGA配置文件的数据安全性,保证FPGA的业务功能配置。
- 一种逻辑门阵列fpga配置系统方法
- [发明专利]一种存储多个FPGA文件的装置及加载方法-CN201710990267.3在审
-
赵满怀;张洪波;刘瑾
-
北京中电华大电子设计有限责任公司
-
2017-10-23
-
2018-04-13
-
G06F17/50
- 本发明涉及一种存储多个FPGA文件的装置及加载方法,其装置包括FPGA文件下载模块、通信单元、数据通路选择单元、FPGA文件存储单元、FPGA加载单元和FPGA单元。通信单元采用USB接口的控制器实现与FPGA文件下载模块的数据传输,负责把FPGA文件数据写入到FPGA文件存储单元;FPGA加载单元采用可编程CPLD实现FPGA文件的数据读取和FPGA单元配置;其方法包括在FPGA单元上电阶段,通过加载控制信号切换数据通路选择单元,把当前有效的FPGA文件数据加载到FPGA单元;其方法还包括FPGA文件下载模块可以下载新的FPGA文件,并发起重新配置FPGA单元的过程。这种装置及其方法充分利用FPGA的可配置特性,在一套装置上同时存储多个FPGA文件,实现多个FPGA文件的硬件功能,节约了硬件成本。
- 一种存储fpga文件装置加载方法
- [发明专利]一种FPGA 原型验证时钟装置-CN201110242837.3有效
-
郭文帅;刘永宏
-
北京亚科鸿禹电子有限公司
-
2011-08-23
-
2012-01-04
-
G06F1/08
- 本申请提供了一种FPGA原型验证时钟装置,涉及FPGA原型验证领域。所述的装置包括包括主控芯片,第一FPGA芯片,第二FPGA芯片,以及同时连接第一FPGA芯片和第二FPGA芯片的外部时钟输入输出电路;一端连接主控芯片、另一端分别连接第一FPGA芯片和第二FPGA芯片的内部可编程时钟电路;直连第一FPGA芯片、或者第二FPGA芯片、或者同时连接第一FPGA芯片和第二FPGA芯片的外直插晶振电路;从第一FPGA芯片指向第二FPGA芯片的源同步时钟电路;和/或,从第二FPGA芯片指向第一FPGA用于将第一FPGA芯片或第二FPGA芯片的反馈时钟引入主控芯片,以及将调整后时钟引入第一FPGA芯片和第二FPGA芯片的反馈时钟电路。本申请实现了多种时钟的集中管理,最大化了系统时钟资源利用率。
- 一种fpga原型验证时钟装置
- [发明专利]多片FPGA的配置方法和多片FPGA系统-CN202111499688.9在审
-
王江
-
讯牧信息科技(上海)有限公司
-
2021-12-09
-
2022-03-25
-
G06F15/78
- 本申请公开了一种多片FPGA的配置方法和多片FPGA系统。多片FPGA的配置方法适用于多片FPGA系统,且包括:多片FPGA系统上电或重启时,多片FPGA系统的处理器并行发送配置命令给多片FPGA芯片,以使多片FPGA芯片进入配置状态;当多片FPGA芯片进入配置状态后,处理器将自外部读取的多片FPGA芯片对应的配置文件并行发送给多片FPGA芯片;以及当将自外部读取的多片FPGA芯片对应的配置文件并行发送给多片FPGA芯片后,处理器并行读取多片FPGA芯片中的每一片FPGA芯片的配置完成引脚的电平状态,以判断多片FPGA芯片中的任一片FPGA芯片的状态是否发生异常。因此,可减少非易失性存储器的使用数量,管理和维护FPGA芯片的配置文件更加便捷,提高多片FPGA系统的启动效率和可靠性。
- fpga配置方法系统
- [发明专利]一种基于FPGA的信号处理卡系统-CN201610683230.1有效
-
肖红;赖坤全;周禄清;马健涛
-
四川赛狄信息技术有限公司
-
2016-08-18
-
2016-12-21
-
G06F13/20
- 本发明公开了一种基于FPGA的信号处理卡系统,其特征在于:包括FPGA1、FPGA2和FPGA3,FPGA1和FPGA2的型号均为XC7VX690T‑2FFG1927I,FPGA3的型号为XC6SLX100‑2FG484I,FPGA1和FPGA2之间通过4组独立的GTH x4连接,每条lane的线速可达3.125Gbps,FPGA1和FPGA3之间通过至少20对LVDS并行连接,FPGA2和FPGA3之间通过至少20对LVDS并行连接,FPGA3可对FPGA1和FPGA2进行启动配置和在线加载,FPGA1还与一个FMC接口连接,所述FMC接口的LA/HA/HB信号均以LVDS差分对连接至FPGA1,每对LVDS差分链路数据率可达1.25Gbps,FPGA1、FPGA2、FPGA3、FMC的JTAG串成菊花链形式,以避免总线竞争和阻塞,以保障本发明处理数据的高速率。本发明以三个FPGA构成核心部件,进行数据信号的处理,使本发明稳定性好,容量大,数据传输及处理速度快,功耗较小,且通用性好。
- 一种基于fpga信号处理系统
|